Número do Painel | |
Autor | |
Instituição | UFSC |
Tipo de Bolsa | BIPI/UFSC |
Orientador | CARLOS GALUP MONTORO |
Depto | DEPARTAMENTO DE ENGENHARIA ELÉTRICA E ELETRÔNICA / EEL/CTC |
Centro | CENTRO TECNOLOGICO |
Laboratório | Laboratório de Circuitos Integrados |
Grande Área / Área do Conhecimento | Ciências Exatas e da Terra
/Engenharias |
Sub-área do Conhecimento | Engenharia Elétrica |
Titulo | Projeto inicial de bloco operativo para unidade lógico aritimética ultra low voltage. |
Resumo | Esse trabalho apresenta o início do desenvolvimento da unidade lógico aritimética ultra low voltage através da elaboração do bloco operativo utilizando a família de células lógicas ULV em tecnologia CMOS. O projeto é constituído de três partes, de nição do circuito somador, elaboração do bloco somador/subtrator e por m concepção do sistema 8 bits. A arquitetura escolhida para realização do projeto foi a Nand based por apresentar o menor consumo de energia por operação, no valor de 0,36053[fJ]. O modelo 8 bits alcançou bons resultados, apresentando um consumo de potência média de 2,947[nW] e atraso de 4,6938[μs] operando com tensão de alimentação de 100[mV] e frequência de 32[kHz] |
Link do Video | https://repositorio.ufsc.br/handle/123456789/239122 |
Palavras-chave | circuitos CMOS, IoT, ultrabaixa tensão, ULA, ULV |
Colaboradores | Deni Germano Alves Neto |