Eficiência energética é uma demanda crescente no projeto de dispositivos portáteis e outros. Para aplicações onde o consumo de energia é a principal demanda, novas metodologias de projeto podem ser aplicadas, como por exemplo, explorar aproximação no projeto dos circuitos integrados. As técnicas de computação aproximada para hardware podem explorar redução no número de transistores de um circuito, reduzindo a área e potência dissipada, em troca de alguma perda na qualidade da solução gerada.  Muitas aplicações de vídeo, imagem, som e relacionadas a outros sensores reais permitem certa imprecisão no seu processamento, por exemplo, devido as limitações dos sentidos humanos, sendo boas candidatas para a adoção de aproximação para eficiência energética.

Em geral, a manipulação e processamento empregado nestas aplicações envolve a execução de várias operações aritméticas, principalmente a adição. Assim, visando um projeto energeticamente eficiente,  este trabalho explora a computação aproximadas no projeto de somadores completos em tecnologias nanométricas, fornecendo um conjunto detalhado de informações sobre tempos críticos e  consumo de energia. Além disso, este trabalho considera estes projetos operando com tensões reduzidas, seguindo a técnica tradicional de redução energética voltage scaling.

Foram avaliadas topologias para as tecnologias MOSFET de 32nm e 16nm, e FinFET de 7nm. Os resultados mais relevantes e atuais são para FinFET, e mostram que a topologia Approximate XNOR Adder 3 (AXA3) é a que apresenta o menor consumo de energia dentre as topologias avaliadas, também apresentando o menor erro lógico na aproximação. Considerando o atraso crítico, a topologia Buffer Approximate Adder (BXFA) permite reduzir em até 47,7% o atraso comparado ao somador completo Mirror Adder. Estas duas topologias apresentaram vantagens quando observado o PDP e também foram as que apresentaram maiores ganhos na adoção conjunta da técnica de voltage scaling.