O aumento da demanda de serviços de vídeos em tempo real, acentuou a necessidade de comprimir vídeos atualmente. Para isso, a aceleração que os blocos VLSI trazem, podem ser de grande valia para a contribuir com a evolução dos codificadores de vídeo. Assim, o trabalho propõe uma arquitetura em hardware para o filtro Smooth de interpolação fracionária definido pelo padrão de codificador de vídeo AOMedia Video 1. A aplicação dos filtros envolvem várias multiplicações por constantes, as quais foram otimizadas utilizando o algoritmo HCub. Diferentes níveis de paralelismo foram analisados em relação a taxa de bits, frequência e resolução. A arquitetura proposta foi sintetizada para uma FPGA Cyclone IV e é capaz de processar até resoluções de 2500 x 1600 pixels, a 45 quadros por segundo.